差分

この文書の現在のバージョンと選択したバージョンの差分を表示します。

この比較画面にリンクする

両方とも前のリビジョン 前のリビジョン
domestic_conferences_non-refereed [2016/03/02 14:14]
yasuaki
domestic_conferences_non-refereed [2016/03/02 14:15] (現在)
yasuaki
ライン 1: ライン 1:
-  - 松本直之,​ 周 昕, 中野浩嗣,​ 伊藤靖朗,​ FPGAを用いたハードウェアソーティングアルゴリズムの実装,​ IEICE Technical Report, Vol. 115, No. 447, IEICE-ICD2015-103,​ pp. 37--42, Higashi-Hiroshima,​ Hiroshima, March 2016.+  - 松本 直之, 周 昕, 中野 浩嗣, 伊藤 靖朗, FPGAを用いたハードウェアソーティングアルゴリズムの実装,​ IEICE Technical Report, Vol. 115, No. 447, IEICE-ICD2015-103,​ pp. 37--42, Higashi-Hiroshima,​ Hiroshima, March 2016.
   - Xin Zhou, Yasuaki Ito, Koji Nakano, An Efficient Implementation of LZW Decompression on the FPGA, IEICE Technical Report, Vol. 115, No. 447, IEICE-ICD2015-104,​ pp. 43--48, Higashi-Hiroshima,​ Hiroshima, March 2016.   - Xin Zhou, Yasuaki Ito, Koji Nakano, An Efficient Implementation of LZW Decompression on the FPGA, IEICE Technical Report, Vol. 115, No. 447, IEICE-ICD2015-104,​ pp. 43--48, Higashi-Hiroshima,​ Hiroshima, March 2016.
   - Takumi Honda, Yasuaki Ito, Koji Nakano, A Warp-synchronous Implementation for Multiple-length Multiplication on the GPU, Proc. of The 11th Workshop on Theoretical Computer Science, pp. 100--106, Kita-Nagoya,​ Aichi, September 2015.   - Takumi Honda, Yasuaki Ito, Koji Nakano, A Warp-synchronous Implementation for Multiple-length Multiplication on the GPU, Proc. of The 11th Workshop on Theoretical Computer Science, pp. 100--106, Kita-Nagoya,​ Aichi, September 2015.