パラメータを用いたバス幅指定

VHDLにある「(others⇒'0')」をVerilogHDLで記述する方法です。 応用として、“000…01”もできます。 バス幅が32ビットより大きくなる場合を考えると、下記のようにした方が良いかも。 ただし、可読性は悪い。

parameter N=8;
 
wire [N-1:0] zero;
wire [N-1:0] one;
 
assign zero = {N{1'b0}};
assign one = {{N-1{1'b0}}, 1'b1};