GPUを用いた並列ソートアルゴリズム

小池 敦^{1,a)} 定兼 邦彦^{2,b)}

概要:GPUを用いた並列比較ソートアルゴリズムを扱う.GPU向けの高速なソートアルゴリズムとして,Merrillらの提案する高速 Radix ソート [14] が知られている.本論文では,まずその計算量について解析したのち,本アルゴリズムを改良することで新しいアルゴリズムを二つ提案する.一つは MSD Radix ソートであり,これは分散システム等におけるアルゴリズムを設計する際に有効である.もう一つは Splitter-based ソートである.これは比較ソートであるため,キーの性質に依らずに使用することができる.

1. はじめに

プロセッサの動作クロック周波数の向上は限界を迎えて おり、周波数向上に代わるパフォーマンス向上の手段とし て並列アーキテクチャが注目されている. GPU (Graphics Processing Unit) は元々はグラフィック処理のための専用 プロセッサとして開発された. しかし、非常に高い並列性 を持っていることから、グラフィック処理以外にも GPU が使われ始めている. 汎用の処理に GPU を使用すること は GPGPU (general-purpose GPU) と呼ばれており、安価 に超並列環境が構築できることから注目されている.

GPU は多数のコアを用いて効率よく処理を行うため, 特殊なアーキテクチャとなっている.GPU プログラミン グにおいては,このアーキテクチャを適切に考慮する必要 がある.NVIDIA 社は GPGPU のための開発環境として, CUDA[15]を提供しており,CUDA 上で開発することによ り,様々な GPU モデル上で動作するプログラムを実装す ることができる.しかし,最適なパフォーマンスを得るた めには,GPU アーキテクチャを適切に考慮してアルゴリ ズムを設計する必要がある.

逐次アルゴリズムの評価では,RAM(Random Access Machine) モデル上での漸近解析が一般的に行われている. RAM モデルはすべての逐次実行マシンに対する抽象化となっており,RAM モデルを用いて漸近解析を行うことで, デバイスの仕様や入力データの値に依らない汎用的なアル ゴリズムの性能を知ることができる.一方,並列実行マシンには,RAM モデルのような共通の抽象化が存在しない. 並列アルゴリズムの漸近解析に一般的に使用されているモ デルに PRAM モデル [6] があるが, PRAM モデルは GPU アーキテクチャとは大きく異なっており, GPU 向けアルゴ リズムの性能を正しく評価できない. [13] では GPU にお ける実際の計算実行時間を精度よくシミュレートすること について検討されているが, 計算実行時間は GPU のモデ ルに大きく依存するため, GPU 向けアルゴリズムの汎用 的な性能評価とならない. 筆者らは GPU 向けアルゴリズ ムを漸近解析するための並列計算モデルとして AGPU モ デルを提案している [11]. アルゴリズムの正確な計算量は デバイス仕様に依存するが, AGPU モデル上で解析された 計算量の高々定数倍である. AGPU モデルにより, GPU デバイスの仕様や入力データの値に依らない汎用的なアル ゴリズムの性能を知ることができる.

本報告では、GPU 上でのソートアルゴリズムを扱う。こ れまでにも多くの GPU 向けソートアルゴリズムが提案され $\forall \lor \Im$ [2], [7], [8], [10], [12], [14], [16], [17], [18], [19], [21]. その中で最も高速なもののとして, Merrill らの提案する 高速 Radix ソート [14] が挙げられる.本アルゴリズムは LSD Radix ソートをベースとしているが、グローバルメ モリアクセス回数の削減およびグローバルメモリアクセス のレイテンシ隠ぺいの両方が適切に考慮されており、従来 アルゴリズムを大きく上回るパフォーマンスが得られてい る.本報告では、まず、AGPUモデルを改良することによ り、上記アルゴリズムの計算量の漸近解析を行う、その後、 上記アルゴリズムの変形版について2つ提案する。一つ目 は MSD Radix ソートである。MSD Radix ソートはメモ リアクセスが局所的になりやすい事が特徴である。よって 分散環境におけるソートアルゴリズムを設計する場合への 応用が容易である.二つ目は Spliter-based ソーティング

¹ 国立情報学研究所アーキテクチャ科学研究系

 ²東京大学大学院情報理工学系研究科
 a) koike@nii ac in

a) koike@nii.ac.jp

 $^{^{\}rm b)}$ sada@mist.i.u-tokyo.ac.jp



図1 AGPU モデルのアーキテクチャ

である. Merrill らの高速 Radix ソートは比較ソートでな いため、キーの性質によっては、利用できないことがある. そこで、上記の MSD ソートを改良することで比較ソート のアルゴリズムを提案する.提案アルゴリズムは、共に Merrill らの高速 Radix ソートと同様の効率的なメモリア クセスが可能である.

本論文の構成は以下の通りである.2章でマルチスレッ ド対応 AGPU モデルについて説明する.次に、3章におい て、Merrill らの高速 Radix ソートを紹介し、AGPU モデ ルでの計算量解析について述べる.4章では、筆者らの提 案する MSD Radix ソートについてアルゴリズムと計算量 を説明する.5章では、筆者らの提案する比較ソートアル ゴリズムについて、詳細と計算量を説明する.6章で結論 を述べる.

2. マルチスレッド対応 AGPU モデル

AGPUモデル [11] は,GPU向けアルゴリズムの設計と 評価を行うための並列計算モデルである.AGPUモデルを 用いることで,GPUデバイスの詳細仕様に依らない汎用 的なアルゴリズム設計と評価を行うことができる.従来の AGPUモデルでは,並行して実行されるスレッド(ワープ) が共有メモリを共有することについて,考慮していなかっ た.そこで,本論文ではAGPUモデルを改良する.まず, AGPUモデルのアーキテクチャを説明した後,GPU向け アルゴリズムの評価基準について説明する.

2.1 アーキテクチャ

AGPU モデルのアーキテクチャを図1に示す. AGPU モデルのアーキテクチャは並列計算を行うためのデバイス (GPU) とデバイスを制御するためのホスト (CPU)の異種 混載システムとなっている. デバイスは p 個のコアを備え ている. コアのワード長は w ビットであり, コアはワード 単位でデータにアクセスする. また, デバイスは k 個のマ ルチプロセッサで構成されており, 各マルチプロセッサは



図2 マルチスレッディングによるレイテンシ隠ぺいの例

b個のコアを備えている. すなわち p = kb である. マル チプロセッサはホストから起動されたプログラムを個別に 実行する. すなわち, マルチプロセッサは他のマルチプロ セッサとの通信手段および同期手段を持たない. ホストは すべてのマルチプロセッサの処理完了を待つことにより, マルチプロセッサ間の同期を行うことができる. しかし, マルチプロセッサの処理完了時, 共有メモリのデータはす べて削除される. 後で参照する必要があるデータはマルチ プロセッサの処理終了時にすべてグローバルメモリに書き 込む必要がある.

マルチプロセッサ内の b 個のコアは b 個のスレッドに対 し、常に同一の命令を実行する.この時、各コアは同一命 令を並列に実行するという.1つのマルチプロセッサ内で 並列に処理されるスレッドの集合をワープと呼ぶ.ただ し、オペランドに指定されるデータアドレスについてはコ アごとに指定することができる.また、命令には実行条件 を含めることができる、条件を満たすコアのみ命令を実行さ せることができる.一方、各コアは複数のスレッドを時分 割で切り替えながら同時実行することができる.この時、 各コアは複数スレッドを並行に実行するという.言い換え れば、マルチプロセッサは複数ワープを並行に実行するこ とができる.GPU のこの機能をマルチスレッディングと 呼ぶ.各マルチプロセッサが並行に実行可能なワープの最 大数を C とする.

マルチスレッディングにはグローバルメモリアクセスの レイテンシ(待ち時間)を隠ぺいする効果がある.すなわ ち,あるワープがグローバルメモリアクセスにより,待ち 状態になっている場合に,マルチプロセッサは他のワープ を実行することによりコアの使用率を高めることができる. 図2に具体例を示す.マルチスレッディングは GPU にお ける効率的なメモリアクセスのキーとなる技術である.

デバイスは2種類のメモリを備えている.1つ目はグ ローバルメモリである.これは低速であるが大容量であ り、すべてのマルチプロセッサおよびホストからアクセス 可能である.グローバルメモリはbワードごとのブロック に分割されている.マルチプロセッサ内の全コアが同一ブ ロックにアクセスする時、1回のメモリアクセスで全コア 分のデータにアクセスすることができる.これはコアレッ シングと呼ばれており、処理時間に大きな影響を与える. 一方,コアが複数の異なるブロックにアクセスする時は, 各ブロックのに対して1回のアクセスが必要となる.2つ 目は共有メモリである.各マルチプロセッサは内部に容量 M ワード ($b \le M$)の共有メモリを備えている.これは高 速であるが低容量である.また,マルチプロセッサ内部の コアからのみアクセス可能である.共有メモリはb個のバ ンクから構成されており,マルチプロセッサ内のb個のコ アのそれぞれが異なるバンクにアクセスする時,単位時間 でデータにアクセスできる.一方,複数のコアが同一のバ ンクにアクセスする時は,処理がシリアライズされる.こ れはバンクコンフリクトと呼ばれており,これも処理時間 に大きな影響を与える.

以上で定義される計算モデルを AGPU(p, b, M, C, w) と 記載する. ただし M, C, w については,省略される場合が ある.

2.2 アルゴリズムの評価基準

AGPU モデルではアルゴリズムを計算量,メモリ使用 量,多重度を使用して評価する.以下では,計算量とメモ リ使用量について説明し,多重度については,次節で説明 する.

まず、アルゴリズムの計算量を評価する基準として、時 間計算量と I/O 計算量を使用する。時間計算量は、各マ ルチプロセッサで実行されるプログラムの命令発行数であ る. マルチプロセッサが複数のワープを並行に実行する場 合は、すべてのワープの命令発行数の合計値となる。共有 メモリへのアクセスでバンクコンフリクトが発生する場 合, コンフリクト数に応じた時間が時間計算量に加算され る. また, グローバルメモリへのアクセスについては, b ワードのブロックに対する書き込みまたは読み込みの時間 計算量を1とする.マルチプロセッサごとに命令発行数 が異なる場合には、最も多い発行数を時間計算量とする。 I/O 計算量については、上記で説明したグローバルメモリ アクセス回数のすべてのマルチプロセッサでの合計値とす る。I/O 計算量を時間計算量とは別に評価する理由は、グ ローバルメモリアクセス処理に要する時間が他の処理に比 べて大きくなるためである. また, グローバルメモリに対 しては、同時にアクセスできるマルチプロセッサの数が限 られているため、アクセス回数については、すべてのマル チプロセッサでの合計値とする.

次に、メモリ使用量を評価する基準として、グローバル メモリ使用量と共有メモリ使用量を使用する。共有メモリ 使用量は各マルチプロセッサで使用されるメモリ使用量の 最大値とする。大規模データを扱う場合、グローバルメモ リ使用量を少なくすることは特に重要である。また、共有 メモリ使用量は M ワード以下にする必要がある。また、 共有メモリ使用量は次節で説明する多重度にも影響する。

2.3 マルチスレッディングの効果

2.1 節で述べた通り、マルチスレッディングは GPU に おけるメモリアクセスのキーとなる技術である.しかし、 I/O 計算量の値はマルチスレッディングの効果とは無関係 であるため、マルチスレッディングの効果を I/O 計算量 を用いて評価することはできない.本節ではマルチスレッ ディングの効果を評価する値として多重度を導入する.

マルチスレッディングの効率を上げるためには,マルチ プロセッサに割り当てるワープ数を増やせば良い.1つの マルチプロセッサにC個のワープを割り当てる時,マルチ スレッディングの効果は最も高くなる.

また、十分な数のワープが生成されている時、GPUで はユーザの設定に関わらず、1つのマルチプロセッサによ り多くのワープを割り当てようとする.これにより、マル チスレッディングの効果を高めることができる.しかし、 マルチプロセッサに常にC個のワープが割り当てできると は限らず、割当数は共有メモリ使用量に依存する.マルチ プロセッサ内のすべてのワープは同一の共有メモリを使用 するため、全ワープでの共有メモリ使用量の合計値が共有 メモリサイズを超えることはできない.

多重度はこれらの効果を見積もるために導入される. AGPU(p, b, M, C)上で設計されたアルゴリズムについて, 共有メモリ使用量をm,マルチプロセッサごとの使用ワー プ数をcとすると、多重度MはM := Mc/mと定義され る.これはCUDAのオキュパンシに対応する値であるが、 多重度はAGPUモデルのパラメータを使用して計算する ことができる。多重度の値がC以下の時、値が大きいほど マルチスレッディングの効果が大きくなるが、Cより大き くしても効果は大きくならない。共有メモリ使用量が大き く、かつ、マルチプロセッサへの割当ワープ数が小さい場 合に多重度の値は小さくなり、マルチスレッディングの効 果が小さくなる。

3. 既存の高速 Radix ソートの解析

本章では、Merrill らの高速 Radix ソート [14] について、 AGPU モデルを用いて、アルゴリズムの概要説明と計算量 の漸近解析を行う.

3.1 アルゴリズムの概要

Merrill らの高速 Radix ソート [14] は LSD Radix ソート [3] に分類される. すなわち,最下位桁から最上位桁の方向に順に各桁の値のみを用いてソートを行う. 各桁のソートが安定の時,本ソートアルゴリズムは正しく動作する. 彼らのアルゴリズムでは,各桁は $r = 2^d$ 個の数字(基数) で表現されるものとする.

次に各桁のソート処理について説明する. マルチプロ セッサ数 (k = p/b) が 4, r = 4 の場合の例を,図 3 に示 す.図 3 において,基数 r_1, r_2, r_3, r_4 は $r_1 < r_2 < r_3 < r_4$



を満たすものとする. 各マルチプロセッサは入力データの 連続する要素を均等に割り振られ, 担当するデータを処理 する. 出力は図3の下図の様になる. まず, 最小の基数r1 について各マルチプロセッサの担当する入力データのう ち, r1 に属するものが出力され, 次に r2, r3, r4 の順に同様 に出力される. 各マルチプロセッサが並列に処理を行うた めには, 処理したデータをどこに出力するかについて, あ らかじめ計算しておく必要がある. そこで, 各桁の処理を 以下の3ステップで構成することにする.

(1) Bottom-level Reduction

- (2) Top-level Scan
- (3) Bottom-level Scan/Scatter

本節では、図3処理後データの16個の領域のそれぞれ をブロックと呼ぶ事にする. Bottom-level Reduction で は、マルチプロセッサごとに各基数に属する要素の数を 計算する. これにより, 図3下図の16個のブロックそれ ぞれのサイズがわかる. この計算は, Harris らの提案する GPU 向け高速 Reduction アルゴリズム (Cascading アル ゴリズム) [9] を用いて行うことができる。次に, Top-level Scan では、各ブロックの先頭アドレスを計算する.これ は Bottom-level Reduction で得られた各ブロックの要素 数を格納した配列に対して Prefix Scan の処理を行うこと で得る事ができる. GPU 向けの Prefix Scan アルゴリズム として Tree-based アルゴリズム [20] が知られている。次 に, Bottom-level Scan/Scatter では,入力のそれぞれの要 素について適切なアドレスへのデータコピーを行う。前の フェーズにおいて、各ブロックの先頭アドレスが分かって いるため、各マルチプロセッサは並列に処理を行うこと ができ、マルチプロセッサ間の情報交換は不要である.以 下、各マルチプロセッサの処理を説明する。この処理を効 率良く行うため、彼らは "multi-scan" という方法を提案し ている.

multi-scan では Dotsenko らの提案する高速 prefix scan アルゴリズム (Matrix-based アルゴリズム) [4] を使用す る. Matrix-based アルゴリズムでは各マルチプロセッサ は担当する入力データをサイズ *ab* の小ブロックに分割し (*b* はマルチプロセッサ内のコア数, *a* はチューニングパラ メータ),各小ブロックをシーケンシャルに処理する. aの 値については,大きいほど時間計算量が小さくなるものの, マルチスレッディングの効率が下がる事が知られている. 筆者らはこの事について,AGPUモデルを用いて解析を 行っている [22].

multi-scan では入力の各データの出力アドレスを計算す るため、基数ごとにワープを生成する.各ワープは担当す る基数に属する入力データをスキャンすることにより、そ れらの出力先アドレスを計算する.この計算を行うために Dotsenko らの提案する高速 prefix scan アルゴリズムを使 用する.最後にデータを指定のアドレスに出力するが、グ ローバルメモリアクセス回数を減らすため、連続するアド レスに出力されるデータを一旦共有メモリの連続する領域 に書き込んだのち、出力される.これにより、グローバル メモリへのコアレスアクセスが行われやすくなる.

3.2 計算量の解析

本アルゴリズムの各桁の処理は基数ごとの Prefix Scan の処理に Scatter (データ出力)処理を追加したものとなっ ている. Scatter 処理で共有メモリにデータをコピーする 際にバンクコンフリクトが発生するため、時間計算量は Prefix Scan よりも大きくなる.しかし、r = aとすると、 I/O 計算量は Prefix Scan と同様になる.また、入力をビッ ト長を w とすると、各桁の処理は w/log r 回繰り返される.

入力要素数nがコア数pよりも十分大きい時アルゴリズ ム全体の計算量はアルゴリズム全体の計算量は、表1のよ うになる.

4. MSD Radix $\mathcal{V} - \mathcal{V}$

本章では3章で紹介した Merrill らの高速 Radix ソー ト [14] を変更することにより,高速な MSD Radix ソート アルゴリズムを提案する. MSD Radix ソートは,最上位桁 から最下位桁の方向に順に各桁の値のみを用いてソートを 行う. MSD Radix ソートは複数 GPU による Radix ソー トを設計する場合などへの応用が容易である.また,5章 の Splitter-based ソートは本章のアルゴリズムを変更した ものである.

4.1 アルゴリズムの概要

本章以降では,各桁のソート処理をフェーズと呼ぶ.最 初のフェーズは最上位桁に対して Merrill らの高速 Radix ソート [14] と同様の処理を行う.次のフェーズに関して は,Merrill らの Radix ソートを修正する必要がある.な ぜならば,MSD から LSD 方向への Radix Sort では,前 フェーズで基数により区切られた領域を別々に処理する必 要があるためである.

2フェーズ目以降では,各領域へのマルチプロセッサの 割当は図4のように行う.まず,各マルチプロセッサに対

| 表 1 入力をビット長 | : w の整数とした | こときの, アルゴリズム全 | 体の計算量 |
|---------------|----------------------------------------------|-----------------------------------------------------------------------------|----------------------------------------|
| | I/O 計算量 | 時間計算量 | 多重度 |
| LSD Radix ソート | $\mathcal{O}\left(\frac{nw}{b\log r}\right)$ | $\mathcal{O}\left(\frac{nw}{p\log r}\left(r+\frac{\log b}{r}\right)\right)$ | $\mathcal{O}\left(\frac{M}{rb}\right)$ |





図 5 基数領域と分割領域の関係

し、均等に領域を割り当てる.そして、割当領域に複数の 基数領域がある場合には、以下のようにさらに領域を分割 する.

- 複数領域のうち最も左の基数領域
- 複数領域のうち最も右の基数領域
- それ以外の領域

このようにしても分割された領域の数は高々3倍にしかな らない.

次に,分割された領域を各マルチプロセッサに同じ数だ け分配する.この時,各マルチプロセッサに割り当てられ る要素数は均等に分配した場合の高々3倍となる.

また,分割された領域と基数領域の関係は必ず以下のど ちらかになる.図5に具体例を示す.

(1) 一つの基数領域が複数の分割領域で構成される

(2) 複数の基数領域で一つ分割領域が構成される

すなわち,(2)の場合の除けば,基数領域の区切りは必ず 分割領域の区切りとなっている.

図5の(1)の場合,マルチプロセッサは最初のフェーズ と同様の各桁のソート処理を行う.(2)の場合は,マルチ プロセッサはシーケンシャルに各基数領域を処理する.

以上を LSD まで繰り返す事で, Radix sort を行うこと ができる.

計算量は Merrill らの LSD Radix ソートと同様になる.

5. Splitter-based $\mathcal{V} - \mathcal{V}$

4章の入力データ振り分け処理を、基数を用いずにピボット集合を用いて行うように変更する. ピボット集合を用い

る場合, ピボット集合の選び方が問題となる. ピボット集合により振り分けられた各集合のサイズに偏りが有る場合,より多くのフェーズが必要となり,計算量が大きくなる.

本章では、Aggarwal ら [1] の I/O 計算量最適な Distribution ソートのアイデアを用いて適切にピボット集合を 選択することについて検討する.ただし、このアルゴリズ ムをそのまま適用すると、多重度が小さくなり.マルチス レッディングの効果が下がるので、多重度を大きく保てる ように工夫する.

以下では、まず Aggarwal らの Distribution ソートにつ いて説明した後、筆者らの提案するアルゴリズムについて 説明する.

5.1 Aggarwal らの Distribution ソートについて

Aggarwal ら [1] の Distribution ソートも, 1フェーズの 処理を繰り返すことでソートを行う. ただし, 各フェーズ は以下の 2 ステップからなる.

(1) ピボット集合を算出する

(2) ピボット集合を用いて、データを分割する

Radix ソートにおける各桁の処理と比較すると, ピボッ ト集合を算出する処理が追加されている. (2) のデータ振 り分け処理については, MSD Radix ソートと同様のアル ゴリズムを用いることができるので, 以降では (1) につい て説明する.

Aggarwal らの Distribution ソートは I/O モデルと呼ば れる計算モデル上で設計されている.標準的な I/O モデル は 1 つのプロセッサ, M 要素を格納できる 1 つの内部メ モリおよび 1 つの外部メモリ (ディスク) から構成される. プロセッサは単位時間あたりに外部メモリの連続した b レ コードからなるブロックにアクセスすることができる.ア ルゴリズムはブロックの転送回数 (I/O 計算量) で評価され る.本モデルを I/O(b, M) と記述する.

Aggarwal らの Distribution ソートは,外部メモリに保存された要素数 nの入力データに対し,最適な I/O 計算量でソートを行う.図6 に処理の流れを示す.まず,入力を要素数 Mのメモリロードに分割する.そして,各メモリロードをソートする.次に,各メモリロードから間隔 S/4 ごとにピボット集合を取り出す(Sの値は最後に決める).本論文ではこのピボットをローカルピボットと呼ぶことにする.次に全メモリロードからのローカルピボットを結合する.これを本論文ではローカルピボット集合と呼ぶことにする.最後にこの集合から等間隔に S 個のピボットを取り出す.すなわち, i番目のグローバルピボットはローカル

ローバルピボット集合の抽出は線形時間セレクション [5] を S 回行うことでできる. この時, I/O 計算量も入力サイ ズに線形となるようにできる.

次に index *i* のグローバルピボットの入力データ中での rank (何番目に小さいか)の値を検討する. ローカルピボッ ト集合の中で,このグローバルピボット以下の値を持つも のは (自身も含めて)*i* 個であり,ローカルピボットのピ ボット間隔が S/4 なので,取りうるランク値の最小値は rank(*i*) $\geq \frac{4iN}{S^2} \cdot \frac{S}{4} = \frac{iN}{S}$ となる.また,ランク値は以下の 値よりは小さくなる. rank(*i*) $< \frac{iN}{S} + \frac{N}{M}\frac{S}{4} < \frac{N}{S} \left(i + \frac{1}{4}\right)$

これより、グローバルピボットによる振り分け後の各領域 のサイズは $\frac{5}{4}\frac{N}{S}$ 未満となる.ここで、 $S = \sqrt{\frac{M}{b}}$ とすると、 フェーズの回数は高々 $\mathcal{O}\left(\log_{\frac{4}{5}S}\frac{N}{b}\right) = \mathcal{O}\left(\frac{\log_{\frac{N}{b}}\frac{N}{b}}{\log_{\frac{M}{b}}\frac{4}{5}\sqrt{\frac{M}{b}}}\right) = \mathcal{O}\left(\log_{\frac{M}{b}}\frac{N}{b}\right)$ となる、各フェーズでの I/O 計算量は $\mathcal{O}\left(\frac{N}{b}\right)$ なので、合計の I/O 計算量は $\mathcal{O}\left(\frac{N}{b}\log_{\frac{M}{b}}\frac{N}{b}\right)$ となり、これは下界 [1] と一致する、

5.2 提案アルゴリズムの概要

*I/O(b, M)*上で設計された任意のアルゴリズムに対して, 同じ I/O 計算量を持つ AGPU(*p, b, M*)上のアルゴリズム が存在する [11]. しかし,前節のアルゴリズムを AGPU モ デル上で実装する場合,多重度が1(最小値)になってし まう.そこで,アルゴリズムを改良し,多重度を大きくす ることを考える.

前節のアルゴリズムを AGPU(*p*, *b*, *M*, *C*) 上で動作させ る際に多重度が最小値1になる原因は, ローカルピボット 抽出時に行うメモリロードのソート処理である. そこでメ モリロード全体に対するソート処理を行う事無しにローカ ルピボットの抽出処理を行うようにする.

基本的なアイデアは、ピボット集合を用いてメモリロードの領域分割処理を繰り返すことで、メモリロードをサイズ b 以下のチャンクに分割することである.

ーつのメモリロードは一つのマルチプロセッサによっ て処理される.まず、メモリロードをbワードからなる基 本ブロックに分割し、マルチプロセッサはすべての基本 ブロックに対し共有メモリを用いてソートを行う.次に、 各基本ブロックにおいて、S/4要素ごとにローカルピボッ トを抽出する.すると合計で $4M/S = 4b \cdot S$ 個のピボッ トが取り出せる.ここから、S 個のグローバルピボットを 取り出す(*i*番目に抽出されるグローバルピボットは全ピ ボットの中で4*bi*番目に小さい要素となる).これは、線 形時間セレクション処理 [5]をS回することで実現でき る.1回のセレクション処理での I/O 計算量はO(S) なの で、S 個のセレクション算出処理での合計 I/O 計算量は $S \cdot S = M/b$ となる.このグローバルピボット集合を用い て、メモリロードの分割を行う(4章と同様の方法を用い る)と、各領域のサイズは高々 $\frac{5}{4}\frac{M}{S}$ となる.上記の処理を log_{4S/5} $\frac{M}{b} = O(1)$ 回行うことで、メモリロードを O(b)の チャンクに分割することができる.最後に分割されたチャ ンクをシーケンシャルにチェックしていくことで、メモリ ロードから 4bS 個のローカルピボットを抽出する.

I/O計算量について考察する.1回の分割でのI/O計 算量はメモリロードにつきO(M/b)なので、入力全体で はO(N/b)である.よって全フェーズ合計のI/O計算量は $O\left(\frac{N}{b}\log_{\frac{M}{b}}\frac{N}{b}\right)$ となり、下界と一致する.また、アルゴリ ズム全体の計算量は表 2 のようになる.

6. 結論

本論文では、まず、Merrill らの高速 Radix ソートの計 算量を AGPU モデルを用いて解析した後、それを変更す ることで 2 つのアルゴリズムを提案した。一つ目は MSD Radix ソートであり、二つ目は Splitter-based ソートであ る。MSD Radix ソートは Merrill らの Radix ソートと同 様の計算量を持っている。Splitter-baed ソートは漸近的な 計算量がキーのサイズ等に依存しないため、キーのサイズ が大きいような場合にも適している。

今後は,提案アルゴリズムを実装し,実計算時間を評価 したい.また,複数 GPU デバイスを備えた環境において, 本アルゴリズムを用いた高速化を試みたい.また, Merrill らの高速 Radix ソート [14] についても更なる高速化を検討 したい.

参考文献

- Aggarwal, A. and Vitter, Jeffrey, S.: The input/output complexity of sorting and related problems, *Commun. ACM*, Vol. 31, No. 9, pp. 1116–1127 (online), DOI: 10.1145/48529.48535 (1988).
- [2] Capannini, G., Silvestri, F., Baraglia, R. and Nardini, F.: Sorting using bitonic network with CUDA, *Proceedings* of the 7th Workshop on LSDS-IR (2009).
- [3] Cormen, T. H., Leiserson, C. E., Rivest, R. L. and Stein, C.: *Introduction to Algorithms, Third Edition*, The MIT Press, 3rd edition (2009).
- [4] Dotsenko, Y., Govindaraju, N. K., Sloan, P.-P., Boyd, C. and Manferdelli, J.: Fast scan algorithms on graphics processors, *Proceedings of the 22nd annual international conference on Supercomputing*, ICS '08, New York, NY, USA, ACM, pp. 205–213 (online), DOI: 10.1145/1375527.1375559 (2008).
- [5] Floyd, R.: Permuting Information in Idealized Two-Level Storage, *Complexity of Computer Computations* (Miller, R., Thatcher, J. and Bohlinger, J., eds.), The IBM Research Symposia Series, Springer US, pp. 105– 109 (1972).
- [6] Fortune, S. and Wyllie, J.: Parallelism in random access machines, Proceedings of the tenth annual ACM symposium on Theory of computing, STOC '78, New York, NY, USA, ACM, pp. 114–118 (online), DOI: 10.1145/800133.804339 (1978).
- [7] Govindaraju, N., Gray, J., Kumar, R. and Manocha, D.: GPUTeraSort: high performance graphics co-



図 6 Distribution ソートのピボット算出処理の流れ

| 表 2 提案アルゴリズム | (Splitter-based \mathcal{V} | ート)の計算量 $\left(S = \sqrt{\frac{M}{b}}\right)$ | |
|--------------------------------------------|--------------------------------------------------------------------|---------------------------------------------------------------------------------------------------|----------------------------|
| | I/O 計算量 | 時間計算量 | 多重度 |
| (下界) | $\Omega\left(\frac{N}{b}\log_{\frac{M}{b}}\frac{N}{b}\right)$ | $\Omega\left(\frac{N}{p}\log N\right)$ | - |
| Splitter-based $\mathcal{Y} - \mathcal{F}$ | $\mathcal{O}\left(\frac{N}{b}\log_{\frac{M}{b}}\frac{N}{b}\right)$ | $\mathcal{O}\left(\frac{N}{p}\left(S+\frac{\log b}{S}\right)\log_{\frac{M}{b}}\frac{N}{b}\right)$ | $\mathcal{O}\left(S ight)$ |
| 従来の I/O 最適アルゴリズム [11] | $\mathcal{O}\left(rac{N}{b}\log_{rac{M}{b}}rac{N}{b} ight)$ | $\mathcal{O}\left(\frac{N}{p}\log\frac{N}{b}\log b\right)$ | O(1) |

processor sorting for large database management, *Proceedings of the 2006 ACM SIGMOD international conference on Management of data*, SIGMOD '06, New York, NY, USA, ACM, pp. 325–336 (online), DOI: 10.1145/1142473.1142511 (2006).

- [8] Greß, A. and Zachmann, G.: GPU-ABiSort: optimal parallel sorting on stream architectures, *Proceedings of the 20th international conference on Parallel and distributed processing*, IPDPS'06, Washington, DC, USA, IEEE Computer Society, pp. 45–45 (online), available from (http://dl.acm.org/citation.cfm?id=1898953.1898980) (2006).
- [9] Harris, M.: Optimizing Parallel Reduction in CUDA (2008).
- [10] Khorasani, E., Paulovicks, B. D., Sheinin, V. and Yeo, H.: Parallel implementation of external sort and join operations on a multi-core network-optimized system on a chip, *Proceedings of the 11th international conference* on Algorithms and architectures for parallel processing
 Volume Part I, ICA3PP'11, Berlin, Heidelberg, Springer-Verlag, pp. 318–325 (online), available from (http://dl.acm.org/citation.cfm?id=2075416.2075446) (2011).
- [11] Koike, A. and Sadakane, K.: A Novel Computational Model for GPUs with Application to I/O Optimal Sorting Algorithms, 2014 IEEE 28th International Parallel & Distributed Processing Symposium Workshops, pp. 614–623 (online), DOI: 10.1109/IPDPSW.2014.72 (2014).
- [12] Kolonias, V., Voyiatzis, A. G., Goulas, G. and Housos, E.: Design and implementation of an efficient integer count sort in CUDA GPUs, *Concurr. Comput. : Pract. Exper.*, Vol. 23, No. 18, pp. 2365–2381 (online), DOI: 10.1002/cpe.1776 (2011).
- [13] Kothapalli, K., Mukherjee, R., Rehman, M., Patidar, S., Narayanan, P. and Srinathan, K.: A performance prediction model for the CUDA GPGPU platform, *High Performance Computing (HiPC), 2009 International Conference on*, pp. 463–472 (online), DOI: 10.1109/HIPC.2009.5433179 (2009).
- [14] Merrill, D. and Grimshaw, A.: High Performance and Scalable Radix Sorting: A case study of implementing dynamic parallelism for GPU computing, *Parallel Pro*cessing Letters, Vol. 21, No. 02, pp. 245–272 (online),

DOI: 10.1142/S0129626411000187 (2011).

- [15] NVIDIA Corporation: NVIDIA CUDA C Programming Guide version 4.2 (2012).
- [16] Peters, H., Schulz-Hildebrandt, O. and Luttenberger, N.: Fast in-place sorting with CUDA based on bitonic sort, *Proceedings of the 8th international* conference on Parallel processing and applied mathematics: Part I, PPAM'09, Berlin, Heidelberg, Springer-Verlag, pp. 403–410 (online), available from (http://dl.acm.org/citation.cfm?id=1882792.1882841) (2010).
- [17] Peters, H., Schulz-Hildebrandt, O. and Luttenberger, N.: A Novel Sorting Algorithm for Many-core Architectures Based on Adaptive Bitonic Sort, *Proceedings* of the 2012 IEEE 26th International Parallel and Distributed Processing Symposium, IPDPS '12, Washington, DC, USA, IEEE Computer Society, pp. 227–237 (online), DOI: 10.1109/IPDPS.2012.30 (2012).
- [18] Satish, N., Harris, M. and Garland, M.: Designing efficient sorting algorithms for manycore GPUs, *Proceedings* of the 2009 IEEE International Symposium on Parallel&Distributed Processing, IPDPS '09, Washington, DC, USA, IEEE Computer Society, pp. 1–10 (online), DOI: 10.1109/IPDPS.2009.5161005 (2009).
- [19] Satish, N., Kim, C., Chhugani, J., Nguyen, A. D., Lee, V. W., Kim, D. and Dubey, P.: Fast sort on CPUs and GPUs: a case for bandwidth oblivious SIMD sort, *Proceedings of the 2010 ACM SIGMOD International Conference on Management of data*, SIGMOD '10, New York, NY, USA, ACM, pp. 351–362 (online), DOI: 10.1145/1807167.1807207 (2010).
- [20] Sengupta, S., Harris, M. and Garland, M.: Efficient parallel scan algorithms for GPUs, *Technical Report NVR-*2008-003, NVIDIA (2008).
- [21] Ye, X., Fan, D., Lin, W., Yuan, N. and Ienne, P.: High performance comparison-based sorting algorithm on many-core GPUs, *Parallel Distributed Processing* (*IPDPS*), 2010 IEEE International Symposium on, pp. 1–10 (online), DOI: 10.1109/IPDPS.2010.5470445 (2010).
- [22] 小池 敦, 定兼 邦彦: AGPU モデルにおけるマルチス レッディングの効果, 総合大会 COMP 学生シンポジウム DS-1-13, 電子情報通信学会 (2013).