FrontPage

公開講座：１０時間で学ぶＦＰＧ設計　VerilogHDLによる電子オルゴール設計を題材に

• 公開講座案内：公開講座案内.pdf(687)
• 参加申込書：参加申込書.pdf(762)（申込締め切り８月２４日（月））

 日時

• 平成２１年８月２８日（金）１３：００〜１７：００
• 平成２１年８月２９日（土）９：００〜１６：００　（昼休み１時間）

２８日に４時間，２９日に６時間の合計１０時間です．

 会場

• コラボスクエア　会議室
• 〒739-0043 広島県東広島市西条西本町28-6

車で来られる方へ：駐車場がありますが、あまり大きくありません。
満車の場合は、すぐ近くの西条プラザなどの有料駐車場をご利用ください。
(１時間無料、以降1時間100円、1日上限700円。西条プラザで買い物をすると3時間無料。)

 対象

• 一般技術者
• 大学・高専の学生

 前提とする知識

• デジタル回路の基礎（AND,OR,NOTゲート，フリップフロップなどの動作）

デジタル回路の組合せで簡単な回路をつくりますので，基本ゲート（AND,OR,NOTなど）の動作について知っている必要があります．
例えば，基本ゲートで作られた組合せ回路とその入力が与えられて，その真理値表を書くことができる程度の知識は必要です．

問題例：下の真理値表を完成させよ．

• プログラミングの基礎（C言語などを用いたプログラミング，例えば，変数やif文の意味などの知識）

ハードウェア記述言語VerilogHDLを用いて設計します．VerilogHDLの知識は不要ですが，プログラミングの経験が全くないと難しいです．
例えば，「if(a==0)の意味」「関数とはなにか」程度を理解している必要があります．

問題例：下のC言語プログラムの出力はどのようになるか．

#include <stdio.h>

int f(int n){
  if(n % 2 == 0)
    n = n / 2;
  else
    n = n * 3 + 1;
  return (n);
}

main(){
  int n = 3;
  while(n != 1){
    n=f(n);
    printf("n=%d\n",n);
  }
}

 あらかじめ準備しておくこと

• Windowsノートパソコン(XPまたはVista)を持参してください．
• あらかじめそのノートパソコンに設計ツールISE WebPackをインストールしておいてください．

　注：インストール作業にはにはかなりの時間がかかります．

• ユーザ制約ファイルspartan3an.ucf(682)をノートパソコンにダウンロードしておいてください。

 ISE WebPackのインストールの詳細

• インストールの詳細を見て，あらかじめ必ずインストールしておいてください．