メモリ (ブロック RAM)

同期書き込み同期読み出しのメモリ.

論理合成により , FPGA の (シングルポート) $\underline{\textit{J}}$ ロック RAM に変換される .

読み出し優先 (read-first).

パラメータ

パラメータ名	既定值	
DWIDTH	16	データのビット幅
AWIDTH	12	アドレスのビット幅
WORDS	4096	ワード数 (=2^AWIDTH)

入出力ポート

		ポート名	ビット	数	
入力		clk		グローバルクロック	
入力	load		1		1 のとき clk の立ち上が りで addr 番地に d を書 き込む
入力	addr		AWIDTH		アドレス指定
入力	d		DWIDTH		データ指定
出力	q		DWIDTH		addr 番地のデータ

ソースコード

注 1

意味を考えると , mem の宣言は reg [DWIDTH-1:0] mem [0:WORDS-1]; が正しいが , XST では正しく論理合成できない .

注2

Verilog2001 では,べき乗演算「**」が使えるので,WORDS の代わりに, 2**AWIDTH を用いることができる.

注3

メモリの初期化を mem の全要素に対して行う必要あり、そのため for 文を用いて, あらかじめ全要素に0を代入している、全要素に値を代入しないと, 初期化が無視されてしまう. (限りなくバグに近い仕様)